(주)라온우리

알림

Introduction

Mass spectrometry performance is often determined by the achievable dynamic range of the underlying data acquisition system, and commercially available analog-to-digital converters (ADCs) often limit performance. A full bandwidth ADC with DC-coupled front-end operating at 2 Gigasample per second (GSPS) typically offers approximately 9 effective number of bits (ENOB). The Pulse Detection Range eXtension (PDRX) approach presented in this poster helps improve the dynamic range by an additional 3 bits.

질량분석기의 성능은 종종 기초 데이터 수집 시스템이 달성할 수 있는 동적 범위에 의해 결정되며, 상용 아날로그-디지털 변환기(ADC)가 성능을 제한하는 경우가 많습니다. 초당 2기가샘플(GSPS)로 동작하는 DC 결합 프론트엔드를 가진 풀 대역폭 ADC는 일반적으로 약 9개의 유효 비트(ENOB)를 제공합니다. 이 포스터에서 소개된 펄스 검출 범위 확장(PDRX) 기법은 동적 범위를 추가로 3비트 향상시키는 데 도움을 줍니다.

Improving the dynamic range

A well-established approach is to acquire the input signal via two paths with different gain settings. The high gain channel is utilized to amplify and capture the low-amplitude portion of the input signal whereas the low gain channel is used to capture the full-scale input signal without causing saturation. Digital gain is then applied inside the onboard field-programmable gate array (FPGA) and the channels are combined to a single digital output with improved ENOB (figures 1 and 2).

잘 확립된 방법 중 하나는 서로 다른 이득 설정을 가진 두 경로를 통해 입력 신호를 획득하는 것입니다. 고이득 채널은 입력 신호의 저진폭 부분을 증폭하고 포착하는 데 사용되며, 저이득 채널은 포화 없이 전체 스케일의 입력 신호를 포착하는 데 사용됩니다. 그 후 온보드 FPGA 내부에 디지털 게인을 적용하고, 채널들을 결합해 향상된 ENOB를 가진 단일 디지털 출력으로 만듭니다 (그림 1과 2를 참조하세요).

그림 1. PDRX Architecture.

그림 2. Channel re-combination.

Challenges and methods

The signal split utilized in the dual-gain approach causes reflections and ringing. These unwanted artifacts are superimposed with the signal of interest and may partially distort or even completely “hide” the actual signal. By integrating the signal splitter inside the data acquisition board these negative effects can be minimized . It is also crucial to use analog-to-digital converters that can recover from over-range situations within less than one clock cycle. The digitized data is calibrated in the background to track the gain matching.

듀얼 게인 방식에서 사용되는 신호 분할은 반사와 ringing 을 유발합니다. 이러한 원치 않는 잡음들은 관심 신호 위에 겹쳐져 실제 신호를 부분적으로 왜곡시키거나 심지어 완전히 가릴 수도 있습니다. 데이터 수집 보드 내부에 신호 분배기를 통합함으로써 이러한 부정적인 영향을 최소화할 수 있습니다. 또한, 오버레인지 상황에서 1 클럭 사이클 이내에 복구할 수 있는 아날로그-디지털 변환기를 사용하는 것이 매우 중요합니다. 디지털화된 데이터는 이득 매칭을 추적하기 위해 배경에서 보정됩니다.

The increased dynamic range introduces new challenges as previously undetected signals are uncovered. One such example is signal reflections caused by impedance mismatch that may incorrectly be interpreted as ions (figure 3). This and other challenges are addressed with onboard real-time digital signal processing (DSP) for managing reflections at the digitizer (equalizer), reflections at the detector ( echo canceller ), pattern noise suppression, and baseline drift compensation for the AC-coupled detector.

동적 범위가 확장되면서 이전에 발견되지 않았던 신호들이 드러나 새로운 도전 과제가 생겨납니다. 그 예로, 임피던스 불일치로 인해 발생하는 신호 반사가 이온으로 잘못 해석될 수 있습니다(그림 3). 이 문제들과 기타 과제들은 디지타이저(이퀄라이저)에서의 반사 관리, 검출기(에코 캔슬레이터)에서의 반사 관리, 패턴 노이즈 억제, 그리고 AC 결합 검출기의 기준선 드리프트 보정을 위해 온보드 실시간 디지털 신호 처리(DSP)를 통해 해결됩니다.

그림 3. Previously undetected signal reflections are uncovered with improved dynamic range.

그림 4. Temperature-dependant baseline drift can result in missed pulses if left uncorrected.

Improving even further

Additional onboard real-time digital signal processing includes:

The use of the onboard FPGAs is crucial since it operates on the raw data stream and performs vital pre-processing and data reduction. They offer a high degree of parallelism, but computational resources such as multiply-accumulate (MAC) units are finite, and this can sometimes be limiting. One such example is Fast Fourier transform (FFT), where it can be challenging to implement long FFTs (with many frequency bins) inside the onboard FPGA.

온보드 FPGA의 사용은 매우 중요합니다. 이는 원시 데이터 스트림을 처리하며 필수적인 전처리와 데이터 축소 작업을 수행하기 때문입니다. 이들은 높은 수준의 병렬성을 제공하지만, 곱셈-누적(MAC) 유닛과 같은 계산 자원이 한정되어 있어 때로는 제약이 될 수 있습니다. 그중 하나가 고속 푸리에 변환(FFT)인데, 많은 주파수 빈을 가진 긴 FFT를 온보드 FPGA 내부에 구현하는 것이 어려울 수 있습니다.

These devices are typically programmed using hardware description languages (HDLs) such as VHDL or Verilog, although so-called high-level synthesis (HLS) can also be used. Without the onboard FPGAs, it would be impossible to adjust the raw data rate to fit the capacity of the data link to the host PC. In general, it is beneficial to perform as much pre-processing and data reduction as possible in the FPGA, but some processing is better done by post-processing in a GPU instead.

이러한 장치들은 일반적으로 VHDL이나 Verilog 같은 하드웨어 기술 언어(HDL)를 사용해 프로그래밍되지만, 이른바 고수준 합성(HLS)도 사용될 수 있습니다. 온보드 FPGA가 없으면 데이터 링크의 용량에 맞게 호스트 PC로 전송되는 원시 데이터 전송률을 조정하는 것이 불가능합니다. 일반적으로 FPGA에서 가능한 한 많은 전처리와 데이터 축소를 수행하는 것이 유리하지만, 일부 처리는 GPU에서 후처리를 통해 하는 것이 더 좋습니다.

Digital baseline stabilizer (DBS) for a precise temperature-compensated baseline as a stable reference for determining peak height (figure 4).
피크 높이 결정을 위한 안정적인 기준으로서 정밀한 온도 보상 기준선을 제공하는 디지털 베이스라인 안정기(DBS) (그림 4).
Pulse detection firmware (FWPD) for data compression to list of peaks in the FPGA
FPGA에서 데이터 압축을 위한 펄스 감지 펌웨어(FWPD) 및 피크 목록
Advanced time-domain firmware (FWATD) for noise suppression through thresholding and averaging of waveforms in the FPGA.
FPGA 내 파형의 임계값 처리와 평균화를 통한 노이즈 억제를 위한 고급 시간 영역 펌웨어(FWATD).

The data acquisition boards also support peer-to-peer (P2P) streaming to cost-efficient graphics processing units (GPUs) for post-processing. P2P offers a huge advantage compared to conventional solutions which require data to be copied via the RAM of the host PC. With P2P, both the CPU and RAM can instead be used for other tasks and data can be streamed at rates of 7 Gbyte/s.

데이터 수집 보드는 또한 비용 효율적인 그래픽 처리 장치(GPU)로의 피어 투 피어(P2P) 스트리밍을 지원하여 후처리를 가능하게 합니다. P2P는 호스트 PC의 RAM을 통해 데이터를 복사해야 하는 기존 방식에 비해 큰 장점을 제공합니다. P2P를 사용하면 CPU와 RAM을 다른 작업에 활용할 수 있고, 데이터는 초당 7기가바이트의 속도로 스트리밍할 수 있습니다.

Results and further work

By utilizing two 12-bit analog-to-digital converters we have achieved a dynamic range equivalent to commercial 16-bit converters. Currently available converters are limited to 1 GSPS sampling rate whereas our system supports 2.5 GSPS. We also intend to develop this further in order to reach 5 GSPS with maintained effective resolution and 2.5 GHz analog input bandwidth. This, therefore, corresponds to a five times higher sampling rate than what is available today

두 개의 12비트 아날로그-디지털 변환기를 활용함으로써 상용 16비트 변환기와 동등한 다이내믹 레인지를 달성했습니다. 현재 사용 가능한 변환기는 1 GSPS 샘플링 속도만 지원하지만, 우리 시스템은 2.5 GSPS를 지원합니다. 또한 유효 해상도를 유지하고 2.5GHz 아날로그 입력 대역폭을 갖춘 5GSPS에 도달하기 위해 이 기술을 더욱 발전시킬 계획입니다. 따라서 이는 현재 사용 가능한 것보다 다섯 배 높은 샘플링 속도에 해당합니다.

Products utilizing PDRX

Resolution [bits]Channel CountSampling rate [GSPS]FPGAInterface

ADQ32-PDRX 1	12	1	2.5	Xilinx KU040	PCIe
ADQ33-PDRX 1	12	1	1	Xilinx KU040	PCIe
ADQ35-PDRX 1	12	1	5	Xilinx KU0115	PCIe

PDRX utilize a dual-gain configuration in order to achieve a dynamic range equivalent to 12 ENOB.

LICPRDX

Digitizers like ADQ32-PDRX offer onboard dual-gain signal splitter combined with digital signal processing (DSP) blocks such as digital gain, equalizer, and channel combination inside the FPGA. However, in some cases, customers want to utilize an external signal splitter as illustrated below.

ADQ32-PDRX와 같은 디지타이저는 FPGA 내부에 디지털 게인, 이퀄라이저, 채널 조합 같은 디지털 신호 처리(DSP) 블록과 결합된 온보드 듀얼 게인 신호 분배기를 제공합니다. 하지만 경우에 따라 고객들은 아래에 설명된 것처럼 외부 신호 분배기를 사용하기를 원하기도 합니다.

With LICPDRX, customers gain access to the DSP blocks utilized in PDRX. This optional paid license enables PDRX as an add-on to existing firmware options (FWDAQ, FWPD, etc.) for selected dual-channel digitizers.

LICPDRX를 통해 고객은 PDRX에 사용되는 DSP 블록에 접근할 수 있습니다. 이 선택적 유료 라이선스는 선택된 듀얼 채널 디지타이저에 대해 기존 펌웨어 옵션(FWDAQ, FWPD 등)에 PDRX를 추가 옵션으로 활성화할 수 있게 합니다.

The license can be purchased and installed retroactively on existing digitizers using the ADQLicenseUtil tool that is included free of charge in the software suite. Please refer to the digitizer datasheets to determine which specific models that support LICPDRX.

이 라이선스는 소프트웨어 패키지에 무료로 포함된 ADQLicenseUtil 도구를 사용해 기존 디지타이저에 소급하여 구매하고 설치할 수 있습니다. LICPDRX를 지원하는 구체적인 모델은 디지타이저 데이터시트를 참고해 주세요.

Application Notes

23-3049 ADQ32-PDRX app note